PATENT ABSTRACTS OF JAPAN

(11)Publication number:

10-223129

(43) Date of publication of application: 21.08.1998

(51)Int.Cl.

H01J 1/30

interposed, and that an electron-emitting window, composed of the insulative film and the second upper

(21)Application number: 09-027578

(71)Applicant: SHARP CORP

(22) Date of filing:


12.02.1997

(72)Inventor: OTANI NOBORU

(54) FERROELECTRIC COLD CATHODE

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a ferroelectric cold cathode as an electron-emitting source to work practically with superior control of the electron-emitting amount, concretely to provide its laminated electrode structure including a plane wired electrode structure. SOLUTION: A ferroelectric substance cold cathode has a ferroelectric film 10 which is pinched by a lower electrode 20 and an upper electrode 30, wherein the lower electrode is equipped with patterns on its interface with the ferroelectric film 10 prepared by forming a thermal oxidized SiO2 region 22 on an n-type silicon base board. According to this configuration, the electron emission from the film 10 is restricted to the region where the lower electrode 20 interface with the film 10 consists of n-type silicon 21, and it is practicable to control the electron-emitting amount and the electron-emitting region. An alternative structure is such that the mentioned upper electrode 30 is used as the first upper electrode, thereover a second upper electrode is formed with an insulative film



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

electrode is furnished on the n-type silicon region.

http://www19.ipdl.ncipi.go.jp/PA1/result/detail/main/wAAArOay5EDA410223129P1.htm

5/22/2006

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

BEST AVAILABLE COPY

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-223129

(43)公開日 平成10年(1998) 8月21日

(51) Int.Cl.6

識別記号

FΙ

H01J 1/30

H01J 1/30

M

審査請求 未請求 請求項の数4 OL (全 5 頁)

(21)出願番号

特願平9-27578

(22)出願日

平成9年(1997)2月12日

(71)出願人 000005049

シャープ株式会社

大阪府大阪市阿倍野区長池町22番22号

(72)発明者 大谷 昇

大阪府大阪市阿倍野区長池町22番22号 シ

ャープ株式会社内


(74)代理人 弁理士 高野 明近 (外1名)

(54) 【発明の名称】 強誘電体冷陰極

(57)【要約】

【課題】 放出電子量制御に優れ実用的な電子放出源としての強誘電体冷陰極を提供し、具体的には平面配線電極構造を含む強誘電体冷陰極の積層電極構造を提供する。

【解決手段】 強誘電体冷陰極は、強誘電体膜10が下部電極20と上部電極30に挟持された要成を有してなるもので、下部電極は、n型シリコン基板に熱酸化Si02領域22を形成することにより、強誘電体膜10との界面側にパターンを設けるようにする。このような構成により、強誘電体膜10からの電子放出は、下部電極20の強誘電体膜10側界面が、n型シリコン21である領域に限定され、電子放出量と電子放出領域を制御することができる。また、図示しないが、上述した上部電極30を第1の上部電極とし、この上に絶縁膜を介して第2の上部電極と形成し、n型シリコン領域上に絶縁膜と第2の上部電極により形成される電子放出窓を設ける構成をとってもよい。



【特許請求の範囲】

【請求項1】 強誘電体が下部電極と上部電極に挟持された構成を有してなる強誘電体冷陰極において、前記下部電極は、シリコン基板をパターニングすることによりシリコンパターン電極を形成してなることを特徴とする強誘電体冷陰極。

【請求項2】 前記シリコン基板を n型シリコン基板とし、前記シリコンパターン電極は、前記 n型シリコン基板に熱酸化領域を形成することによって前記強誘電体との界面側に n型シリコン領域パターンを形成してなるようにするとともに、前記強誘電体及び前記上部電極は前記下部電極におけるコンタクト部を除く前記下部電極上の全面領域に形成されてなることを特徴とする請求項1記載の強誘電体冷陰極。

【請求項3】 前記上部電極を第1の上部電極とし、該第1の上部電極上に、絶縁膜を介して第2の上部電極が積層される構成をなすとともに、該積層方向において前記n型シリコン領域に一致する前記上部電極の領域の少なくとも一部に、前記第2の上部電極と前記絶縁膜とにより形成される電子放出窓を設け、前記第2の上部電極に正の電界を印加することにより電子放出を行わせることを特徴とする請求項2記載の強誘電体冷陰極。

【請求項4】 前記絶縁膜の誘電率が100以上であることを特徴とする請求項3記載の強誘電体冷陰極。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、電子を放出するための強誘電体冷陰極に関し、特に強誘電体冷陰極の電極構造に関する。

[0002]

【従来の技術】Pb(Zr, Ti) O_3 (以下PZTと略す)や(Pb, La)(Zr, Ti) O_3 (以下PL ZTと略す)などの強誘電体は、自発分極を有する材料であり、高速パルス印加によって生じる分極反転により、数 A/cm^2 以上の放出電流密度が得られることが知られている。

【0003】図4は、従来の強誘電体冷陰極の一例を示す構成概略図で、図中、1は強誘電体、2は下部電極、3は上部櫛形電極である。図4に示す強誘電体冷陰極は、H. Gundel等によって報告されたものである(J. Appl. Phys. 69(2), pp975, 1990)。以上のように構成された従来の強誘電体冷陰極において、下部電極2と上部櫛形電極3の間に交番電界を印加すると、強誘電体1の内部に印加された電界を打ち消すような向きに分極が生じ、この分極が印加を打ち消すような向きに分極が生じ、この分極が印加交番電界の変化に伴って反転され、強電界が生じる。このとき強誘電体1に対して107V/cm²以上の強電界を印加すると強誘電体1の電子が上部電極3により引き出され外界に放出される。

【0004】上記の強誘電体冷陰極は、素子としての構

造が簡単であり、比較的低真空(>10⁻¹mTorr)でも電子放出が可能であることから、印刷装置(例えば特願平6-291626号:画像形成装置)や平面ディスプレイ(例えば特開平7-64490号公報:発光表示素子)への応用が提案されている。

[0005]

【発明が解決しようとする課題】しかしながら、従来の強誘電体冷陰極では、強誘電体上に直接金属配線を形成すると、配線下の強誘電体全面で分極反転し電子放出が発生するため、電子放出部を限定することができず、従って、電子放出面積及び電子放出量を制御することが出来なかった。さらに、例えばディスプレイに応用した場合、配線電極下の分極反転により発生した電子放出により、蛍光体発光が生じ、表示品質の低下を招くという問題があった。また印刷装置等の画像形成装置に応用した場合にも、静電潜像の形成に際して同様な問題が発生した。

【0006】このような問題は、強誘電体膜を加工し配線することにより回避できるが、上記PZT等複合金属酸化物はRIE等のドライエッチングが困難であることや、ドライエッチングを用いない加工においても加工エッジでの漏れ電流の増加、プロセスの複雑化等の新たな問題が発生した。また、強誘電体としてPZTセラミックスを利用した強誘電体冷陰極から電子放出を得るためのパルス電圧は150~300Vと高く、デバイス応用のためにはこのような駆動電圧を低減させることが必要である。

【0007】本発明は、上記のような実情に鑑みてなされたものであって、放出電子量制御に優れ実用的な電子放出源としての強誘電体冷陰極を提供し、具体的には平面配線電極構造を含む強誘電体冷陰極の積層電極構造を提供することをその解決すべき課題とする。

[0008]

【課題を解決するための手段】請求項1の発明は、強誘電体が下部電極と上部電極に挟持された構成を有してなる強誘電体冷陰極において、前記下部電極は、シリコン 基板をパターニングすることによりシリコンパターン電極を形成してなることを特徴とし、放出電子量制御に優れた強誘電体冷陰極が得られ、また、強誘電体を加工することなく平面構造の強誘電体エミッタを形成することができ、冷陰極作製プロセスを簡略化することができ、冷陰極作製プロセスを簡略化することができ、冷陰極作製プロセスを簡略化することができ、特に、発光部以外の蛍光体への電子放出に起因して生じる発光による表示品質の低下のない平面ディスプレイや転写精度に優れた画像形成装置に適用できる冷陰極を得ることができるようにしたものである。

【0009】請求項2の発明は、請求項1の発明において、前記シリコン基板をn型シリコン基板とし、前記シリコンバターン電極は、前記n型シリコン基板に熱酸化領域を形成することによって前記強誘電体との界面側にn型シリコン領域パターンを形成してなるようにすると

ともに、前記強誘電体及び前記上部電極は前記下部電極におけるコンタクト部を除く前記下部電極上の全面領域に形成されてなることを特徴とし、放出電子量制御に優れた強誘電体冷陰極を得るためのより具体的な構成が得られるようにしたものであって、すなわち、電子放出は下部電極の n型S i 領域上だけに限定され、熱酸化領域上では強誘電体は分極反転が発生せず、従って、この領域からの電子放出量を制御することができ、また、熱酸化により下部電極をパターニングしているため、電極及び強より下部電極をパターニングしているため、電極及び強誘電体膜に凹凸のない平面構造であり、上部電極等を加工する方法に比べ製造プロセスの簡略化が可能であるようにしたものである。

【0010】請求項3の発明は、請求項2の発明において、前記上部電極を第1の上部電極とし、該第1の上部電極上に、絶縁膜を介して第2の上部電極が積層される構成をなすとともに、該積層方向において前記n型シリコン領域に一致する前記上部電極の領域の少なくともで、前記第2の上部電極と前記絶縁膜とにより形でで表し、前記第2の上部電極と前記絶縁膜とにより形で電子放出を行わせることを特別を印加することにより電子放出を行わせることを積層とし、引き出し電界印加電極(第2の上部電極)を積層を設することができ、素子の駆動電圧の低減ができ、また、引き出し電界強度を変化させることができ、また、引き出し電界強度を変化させることができ、素子の駆動電圧の低減ができ、また、引き出し電界強度を変化させることができ、高品質を得ることができるようにしたものである。

【0011】請求項4の発明は、請求項3の発明において、前記絶縁膜の誘電率が100以上であることを特徴とし、絶縁膜の誘電率を限定することにより、より有効な絶縁膜の具体的仕様が得られるようにしたものである。

[0012]

【発明の実施の形態】本発明では、強誘電体が下部電極 と上部電極に挟持されて構成される強誘電体冷陰極にお いて、下部電極に電極パターンが形成されたシリコン (Si) 基板を採用している。また、本発明では、強誘 電体が下部電極と上部電極とに挟持されて構成される強 誘電体冷陰極において、下部電極は同一面上に熱酸化領 域 (SiO2) とn型Si領域が形成されたn型Si基 板で構成され、強誘電体及び上部電極は下部電極コンタ クト部を除く全面に形成されてなるように構成されてい る。また、本発明では、強誘電体が下部電極と上部電極 とに挟持されて構成される強誘電体冷陰極において、第 1の上部電極上に絶縁膜を介して第2の上部電極が積層 された構成を有し、下部電極のn型Si領域上に第2の 上部電極及び絶縁膜により形成される電子放出窓を備え るようにし、上記強誘電体冷陰極の駆動方法として第2 の上部電極に正の電界を印加するようにしている。

【0013】すなわち、本発明によれば、下部電極は強誘電体との界面側に熱酸化Si〇2領域とn型Si領域によるパターンが形成されたSi基板で構成され、強誘電体膜及び上部電極は下部電極コンタクト部を除く全面に形成されて構成されているため、電子放出は下部電極のn型Si領域上だけに限定され、熱酸化Si〇2領域上では強誘電体は分極反転が発生せず、従って、この領域の電子放出は起こらない。これにより、電子放出面積及び電子放出量を制御することが出来る。特に、従来用いられる配線電極下の分極反転により発生する放出電子に起因する問題で、例えばディスプレイ応用の場合、発光部以外の蛍光体への電子放出による発光による表示品質の低下といった問題を招くことがない。上記画像形成装置においても同様である。

【0014】また、本構造は熱酸化により下部電極をパターニングしているため、電極及び強誘電体膜に凹凸のない平面構造で形成することができ、上部電極等を加工する方法に比べ製造プロセスの簡略化が可能である。また、第2の上部電極に電子引き出し電界を印加することにより、強誘電体からの電子放出に必要な電圧を低減することができる。更に、電子引き出し電界強度を変化させることにより、同一パルス電圧での電子放出量を制御することができる。

【0015】以下、本発明の強誘電体冷陰極の実施例を 添付された図面を参照しながら具体的に説明する。本発 明の強誘電体冷陰極は、複数の冷陰極の集合体により構 成されるものであるが、その代表的な素子構造を図1及 び図2に示す。図1は、本発明による強誘電体冷陰極の 一実施形態を説明するための概略断面図で、図中、10 は強誘電体膜、20は下部電極、21は下部電極におけ るSi領域、22は下部電極における熱酸化Si〇2領 域、30は上部電極である。図1に示すように、この実 施例における強誘電体冷陰極は、強誘電体膜10と該強 誘電体膜の上部、下部に設けられた上部電極30,下部 電極20から構成され、かつ、下部電極20はn型Si 層21に熱酸化SiO2領域22を設けたSi基板で構 成され、強誘電体膜10及び上部電極30は下部電極コ ンタクト部を除く全面に形成されていて、上部電極30 を接地し、下部電極20に交番パルス電圧を印加して素 子を駆動するものである。

【0016】強誘電体の分極反転による電子放出は、強誘電体の抗電界のほぼ2倍以上の印加パルス電圧から起こり始める事が知られている。従って、強誘電体膜10と熱酸化SiO2領域22の2重層となっている領域、即ち、下部電極Si基板表面に熱酸化SiO2領域22が形成されている領域では、駆動時に強誘電体膜10にかかる実効電圧が低下し電子放出には至らず、n型Si領域からのみ電子放出が発生する。

【0017】図2は、本発明による強誘電体冷陰極の他

の実施形態を説明するための構成概略図で、図中、30 aは第1の上部電極、30bは第2の上部電極、40は 絶縁膜、Wは電子放出窓で、その他図1と同じ作用をする部分には図1と同じ符号が付してある。図2に示すように、この実施形態は上記の図1に示した強誘電体冷陰極の上部電極を第1の上部電極30bを積層し、この上に、絶縁膜40及び第2の上部電極30bを積層し、さらに、下部電極のn型Si領域上の同じ位置に電子放出の といるといるといるといるといるといるといるといるといるである。第2の上部電極30bが電子引き出し電極として作用し、電子放出量を増加させることができる。また、電子放出量を増加させることができる。また、電子放出量を増加させることができる。また、電子放出量を増加させることができる。とができる。さらに、駆動パルス電圧を低減することができる。

【0018】尚、この実施形態において、第2の上部電極30bに正電圧を印加する場合、強誘電体膜10にかかる実効電圧は印加電圧の1/2以下であることが望ましい。また、絶縁膜40としては SiO_2 やSiN等の誘電体膜を利用することができるが、上記誘電体膜は誘電率が低い(例えば SiO_2 ~4)ものである。一方、強誘電体は一般に誘電率が高いため(例えばPZT~100)、上記2層構造で強誘電体膜の実効電圧を1/2とするためには数nmの厚さが要求される。例えば、上記 SiO_2 とPZTの組み合わせでは、 1μ m厚のPZT膜に対し必要な SiO_2 膜厚は4nmとなり、強誘電体膜上に耐圧、耐リーク性に優れたこのような極薄膜を形成することは難しい。従って、上記絶縁膜には誘電率100以上の高誘電体膜、例えば $SrTiO_3$, $BaSrTiO_3$ 等を用いることが望ましい。

【0019】本発明において、強誘電体膜10は具体的にはPZT、PLZTやSrBi2Ta2Og、BaTiO3などの複合金属酸化物により構成される。この強誘電体膜10は、厚みが 5μ m以下であることが低電圧で電子放出させるうえで望ましい。また、上部電極30(30a,30b)はPt,Au,Alにより構成される。

【0020】以下に図1ないし図2に示す実施例の構成方法をより詳細に説明する。まず、図1に示す構成について説明する。強誘電体膜10の材料としてPZTを用い、ゾルーゲル法により薄膜を形成した。基板としては5mΩcmの比抵抗を有するn型Siウエハを使用し、この基板に100nm厚の熱酸化SiO2を形成してフォトリソグラフィ法により直径2mmのSiO2キャップ層とした後、50nmの熱酸化層を形成し、CMP(ケミカル メカニカル ポリッシング)法により上記キャップ層を研磨し、下部電極基板を作製した。この基板上に、ゾルーゲル法により、スピン塗布(3000rpm×20秒)、仮焼成(400℃×30分)、本焼成(650℃×20秒)を繰り返し、約800nmのPZ

T強誘電体膜10を形成した。上部電極30としては、 メタルマスクを用い、下部電極コンタクト部を除く全面 にスパッタ法により50nm厚のPt電極を形成した。 【0021】このように作製した素子を、真空槽中にセ ットし10⁻⁵Torrまで排気した。その際、コレクタ ーとしてPt板と蛍光板を用いた。強誘電体冷陰極の駆 動は、上部電極をグランドに接地し、下部電極に図1に 示すごとくに正負から成るパルス電圧を印加して行っ た。蛍光体発光による発光パターンの評価を行った結 果、n型Si領域以外の輝点は見られず、熱酸化SiO 2領域の電子放出は抑止されていることが確認された。 【0022】次いで、図2に示す構成を得るために、上 記のプロセスにより形成した上部電極を第1の上部電極 30aとし、該第1の電極上に絶縁膜40を介して第2 の上部電極30bを形成した。絶縁膜40としては、S rTiO3膜を採用し、RFスパッタ法により基板温度 400℃、RFパワー200W、酸素100%、ガス圧 2mTorrの条件で50nmの膜厚で形成した。Sr TiOtのパターニングは通常のフォトリソグラフィー とウエットエッチング(エッチング液は塩酸(HCI) とバッファードフッ酸(BHF)と水の混合液)によ り、直径2mmの電子放出窓Wを形成した。更に、上記 絶縁膜上にフォトレジストをマスクとしたリフトオフ法 により、Pt (膜厚200nm)をEB蒸着法により成 膜し、電子放出窓Wを有する第2の上部電極を形成し た。強誘電体冷陰極の駆動は、第1の上部電極30aを グランドに接地し、下部電極20に図2に示すごとくの 正負から成るパルス電圧を印加して行った。また、その 際に第2の上部電極30bに0から20V正のバイアス

【0023】図3は、電子放出特性及びバイアス電界による電子放出特性の依存性を測定した結果を示す図である。図3に示すごとくに、バイアス電圧の増加とともに、電子放出量が増加していることが判る。また、バイアス電圧の増加に伴い、電子放出開始電圧が低下する。また、以上の結果によれば、駆動電圧を一定とすることにより、バイアス電圧で電子放出量を制御できることが判る。また、本実施例における下部電極のパターンは直径2mmの円形に形成されているが、本発明ではこれに限るものではなく駆動素子を選択するためのストライプ状電極であってもよい。

[0024]

【発明の効果】

電圧を印加した。

請求項1の効果:放出電子量制御に優れた強誘電体冷陰極が得られ、また、強誘電体を加工することなく平面構造の強誘電体エミッタを形成することができ、冷陰極作製プロセスを簡略化することができる。特に、本発明の強誘電体冷陰極を用いれば、発光部以外の蛍光体への電子放出に起因して生じる発光による表示品質の低下のない平面ディスプレイや転写精度に優れた画像形成装置を

得ることができる。

【0025】請求項2の効果:請求項1の効果に加えて、放出電子量制御に優れた強誘電体冷陰極を得るためのより具体的な構成が得られる。すなわち、本発明によれば、下部電極は熱酸化SiO2領域が形成されたn型Si基板で構成され、強誘電体膜及び上部電極は下部電極コンタクト部を除く全面に形成されてなっているため、電子放出は下部電極のn型Si領域上だけに限定され、熱酸化領域上では強誘電体は分極反転が発生せず、従って、この領域からの電子放出は起こらない。これにより、電子放出面積及び電子放出量を制御することができる。また、本構造は熱酸化により下部電極をパターニングしているため、電極及び強誘電体膜に凹凸のない平面構造であり、上部電極等を加工する方法に比べ製造プロセスの簡略化が可能である。

【0026】請求項3の効果:請求項2の効果に加えて、引き出し電界印加電極(第2の上部電極)を積層することにより、強誘電体からの電子放出パルス電圧を低減することができ、素子の駆動電圧の低減ができる。また、引き出し電界強度を変化させることにより、同一パルス電圧での電子放出量を制御することができ、高品質

な平面ディスプレイや転写精度に優れた画像形成装置を 得ることができる。

【0027】請求項4の効果:請求項3の効果に加えて、絶縁膜の誘電率を限定することにより、より有効な 絶縁膜の具体的仕様が得られる。

【図面の簡単な説明】

【図1】 本発明による強誘電体冷陰極の一実施例を説明するための構成概略図である。

【図2】 本発明による強誘電体冷陰極の他の実施例を 説明するための構成概略図である。


【図3】 本発明における電子放出特性及びバイアス電 界依存性を示す図である。

【図4】 従来の強誘電体冷陰極の一例を説明するため の構成概略図である。


【符号の説明】

1 …強誘電体、2 …下部電極、3 …上部櫛形電極、10 …強誘電体膜、20…下部電極、21…下部電極におけるSi領域、22…下部電極における熱酸化SiO2領域、30…上部電極、30a…第1の上部電極、30b …第2の上部電極、40…絶縁膜、W…電子放出窓。


【図1】




【図2】



【図3】



【図4】



JPO and NCIPI are not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.**** shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

CLAIMS

[Claim(s)]


[Claim 1] When said lower electrode carries out patterning of the silicon substrate in the ferroelectric cold cathode which comes to have the configuration the ferroelectric was pinched by whose lower electrode and up electrode, it is the ferroelectric cold cathode characterized by coming to form a silicon pattern electrode.

[Claim 2] It is the ferroelectric cold cathode according to claim 1 characterized by coming to form said ferroelectric and said up electrode in the whole surface field on said lower electrode except the contact section in said lower electrode while using said silicon substrate as n mold silicon substrate, and said silicon pattern electrode's forming n mold silicon field pattern in an interface side with said ferroelectric by forming a thermal oxidation field in said n mold silicon substrate and making it become.

[Claim 3] said up electrode -- the 1st up electrode -- carrying out -- this, while making the configuration that the laminating of the 2nd up electrode is carried out through an insulator layer on the 1st up electrode To a part of field [at least] of said up electrode which is in agreement with said n mold silicon field in this laminating direction Ferroelectric cold cathode according to claim 2 characterized by making electron emission perform by preparing the electron emission aperture formed of said the 2nd up electrode and said insulator layer, and impressing forward electric field to said 2nd up electrode.

[Claim 4] Ferroelectric cold cathode according to claim 3 characterized by the dielectric constant of said insulator layer being 100 or more.

Drawing selection Representative drawing



[Translation done.]

BEST AVAILABLE COPY

JPO and NCIPI are not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.**** shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

DETAILED DESCRIPTION

[Detailed Description of the Invention] [0001]

[Field of the Invention] This invention relates to the electrode structure of ferroelectric cold cathode especially about the ferroelectric cold cathode for emitting an electron. [0002]

[Description of the Prior Art] Ferroelectrics, such as Pb(Zr, Ti) O3 (it omits Following PZT) and O(Zr (Pb, La), Ti) 3 (it omits Following PLZT), are ingredients which have spontaneous polarization, and it is known by the polarization reversal produced by high-speed pulse impression that a two or more several A/cm emission current consistency will be

[0003] Drawing 4 is the configuration schematic diagram showing an example of the conventional ferroelectric cold cathode, and, as for a ferroelectric and 2, one is [a lower electrode and 3] up Kushigata electrodes among drawing. The ferroelectric cold cathode shown in drawing 4 is reported by H.Gundel etc. (J. Appl.Phys.69(2), pp 975 and 1990). In the conventional ferroelectric cold cathode constituted as mentioned above, if an alternating electric field is impressed between the lower electrode 2 and the up Kushigata electrode 3, polarization arises in sense which negates the electric field impressed to the interior of a ferroelectric 1, this polarization will be reversed with change of an impression alternating electric field, and a heavy current community will be generated. If a two or more 107 V/cm heavy current community is impressed to a ferroelectric 1 at this time, the electron of a ferroelectric 1 will be drawn out by the up electrode 3, and will be emitted to the external world.

[0004] The above-mentioned ferroelectric cold cathode is simple for the structure as a component, and comparatively, also by the low vacuum (>10-1mTorr), since electron emission is possible, an airline printer (for example, Japanese Patent Application No. No. 291626 [six to]: image formation equipment) and application of flat-surface display (for example, JP,7-64490,A: luminescence display device) HE are proposed. [0005]

[Problem(s) to be Solved by the Invention] However, if direct metal wiring was formed on a ferroelectric, since polarization reversal would be carried out all over the ferroelectric under wiring and electron emission would occur, the electron emission section could not be limited, therefore electron emission area and the amount of electron emission were not able to be controlled by the conventional ferroelectric cold cathode. Furthermore, when it applied, for example to a display, there was a problem of fluorescent substance luminescence having arisen and causing deterioration of display quality by the electron emission generated by polarization reversal under a wiring electrode. Moreover, also when it applied to image formation equipments, such as an airline printer, the same problem occurred on the occasion of formation of an electrostatic latent image.

[0006] Although such a problem was avoidable by processing the ferroelectric film and wiring, also in that dry etching, such as RIE, is difficult and processing which does not use dry etching, new problems, such as an increment in the leakage current in a processing edge and complication of a process, generated compound metallic oxides, such as Above PZT. Moreover, the pulse voltage for obtaining electron emission from the ferroelectric cold cathode which used PZT ceramics as a ferroelectric is as high as 150-300V, and it is required for device application to reduce such driver voltage.

[0007] This invention makes it the technical problem which should be solved to be made in view of the above actual condition, to excel in the amount control of emission electron, to offer the ferroelectric cold cathode as a practical source of electron emission, and to offer the laminating electrode structure of the ferroelectric cold cathode which specifically includes flat-surface wiring electrode structure. [8000]

[Means for Solving the Problem] In the ferroelectric cold cathode to which invention of claim 1 comes to have the configuration the ferroelectric was pinched by whose lower electrode and up electrode said lower electrode It is characterized by coming to form a silicon pattern electrode by carrying out patterning of the silicon substrate. The ferroelectric emitter of the planar structure can be formed without obtaining the ferroelectric cold cathode excellent in the amount control of emission electron, and processing a ferroelectric. A cold cathode production process can be simplified and it enables it to obtain cold cathode applicable to image formation equipment excellent in a flat-surface display without deterioration of the display quality by luminescence which originates in the electron emission to fluorescent substances other than a light-emitting part, and is produced especially, or imprint precision. [0009] Invention of claim 2 uses said silicon substrate as n mold silicon substrate in invention of claim 1. Said silicon pattern electrode While forming n mold silicon field pattern and making it be on an interface side with said ferroelectric by forming a thermal oxidation field in said n mold silicon substrate It is characterized by coming to form said ferroelectric and said up electrode in the whole surface field on said lower electrode except the contact section in said lower electrode. The more concrete configuration for obtaining the ferroelectric cold cathode excellent in the amount control of emission electron is obtained. Namely, electron emission is limited only on the n mold Si field of a lower electrode, and polarization reversal does not generate a ferroelectric on a thermal oxidation field. Therefore, since the electron emission from this field does not happen, can control electron emission area and the amount of electron emission and is carrying out patterning of the lower electrode by thermal oxidation, It is the planar structure which does not have irregularity in an electrode and the ferroelectric film, and carries out as [be / simplification of a manufacture process / possible] compared with the approach of processing an up electrode etc.

[0010] invention of claim 3 -- invention of claim 2 -- setting -- said up electrode -- the 1st up electrode -- carrying out -- this, while making the configuration that the laminating of the 2nd up electrode is carried out through an insulator layer on the 1st up electrode To a part of field [at least] of said up electrode which is in agreement with said n mold silicon field in this laminating direction The electron emission aperture formed of said the 2nd up electrode and said insulator layer is prepared. By being characterized by making electron emission perform by impressing forward electric field to said 2nd up electrode, and carrying out the laminating of the drawer electric-field impression electrode (2nd up electrode) By being able to reduce the electron emission pulse voltage from a ferroelectric, and being able to perform reduction of the driver voltage of a component, and changing drawer field strength The amount of electron emission in the same pulse voltage can be controlled, and it enables it to obtain image formation equipment excellent in a quality flat-surface display or imprint precision.

[0011] When invention of claim 4 is characterized by the dielectric constant of said insulator layer being 100 or more and limits the dielectric constant of an insulator layer in invention of claim 3, the concrete specification of a more effective insulator layer is acquired.

[0012]

[Embodiment of the Invention] In the ferroelectric cold cathode from which a ferroelectric is pinched and constituted from this invention by a lower electrode and the up electrode, the silicon (Si) substrate with which the electrode pattern was formed in the lower electrode is adopted. Moreover, in the ferroelectric cold cathode from which a ferroelectric is pinched and constituted by a lower electrode and the up electrode, a lower electrode consists of n mold Si substrates with which the thermal oxidation field (SiO2) and the n mold Si field were formed on the same side, and the ferroelectric and the up electrode consist of this inventions so that it may be formed all over removing the lower electrode contact section and may become. Moreover, it sets to the ferroelectric cold cathode from which a ferroelectric is pinched and constituted from this invention by a lower electrode and the up electrode. It has the configuration to which the laminating of the 2nd up electrode was carried out through the insulator layer on the 1st up electrode. He has the electron emission aperture formed of the 2nd up electrode and insulator layer on the n mold Si field of a lower electrode, and is trying to impress forward electric field to the 2nd up electrode as the drive approach of the abovementioned ferroelectric cold cathode.

[0013] Namely, according to this invention, a lower electrode consists of Si substrates with which the pattern by thermal oxidation SiO2 field and the n mold Si field was formed in the interface side with a ferroelectric. Since the ferroelectric film and an up electrode are formed all over removing the lower electrode contact section and are constituted, electron emission is limited only on the n mold Si field of a lower electrode, and, as for a ferroelectric, polarization reversal does not occur on thermal oxidation SiO2 field, therefore the electron emission from this field does not happen. Thereby, electron emission area and the amount of electron emission are controllable. It is a problem resulting from the emission electron generated by polarization reversal under the wiring electrode used especially conventionally, for example, in display application, the problem of deterioration of the display quality by luminescence by the electron emission to fluorescent substances other than a light-emitting part is not caused. Also in the above-

mentioned image formation equipment, it is the same.

[0014] Moreover, since this structure is carrying out patterning of the lower electrode by thermal oxidation, it can be formed by the planar structure which does not have irregularity in an electrode and the ferroelectric film, and simplification of a manufacture process is possible for it compared with the approach of processing an up electrode etc. Moreover, by impressing electronic drawer electric field to the 2nd up electrode, an electrical potential difference required for electron emission from a ferroelectric can be reduced, and the driver voltage as a component can be reduced. Furthermore, the amount of electron emission in the same pulse voltage is controllable by changing electronic drawer field strength.

[0015] It explains concretely, referring to the drawing attached in the example of the ferroelectric cold cathode of this invention hereafter. Although the ferroelectric cold cathode of this invention is constituted by the aggregate of two or more cold cathode, it shows the typical component structure to <u>drawing 1</u> and <u>drawing 2</u>. <u>Drawing 1</u> is an outline sectional view for explaining 1 operation gestalt of the ferroelectric cold cathode by this invention, and Si field [in / ten / the ferroelectric film and 20 and / in 21 / a lower electrode], thermal oxidation SiO2 field [in / in 22 / a lower electrode], and 30 are up electrodes among drawing. [a lower electrode] As shown in <u>drawing 1</u>, the ferroelectric cold cathode in this example It consists of the up electrodes 30 and the lower electrodes 20 which were prepared in the upper part of the ferroelectric film 10 and this ferroelectric film, and the lower part. And the lower electrode 20 consists of Si substrates which established thermal oxidation SiO2 field 22 in the n mold Si layer 21. The ferroelectric film 10 and the up electrode 30 are formed all over removing the lower electrode contact section, ground the up electrode 30, impress an alternation pulse voltage to the lower electrode 20, and drive a component.

[0016] It is known that the electron emission by polarization reversal of a ferroelectric will begin to be generated by the coercive electric field twice [about / more than] the impression pulse voltage of a ferroelectric. Therefore, the effective voltage built over the ferroelectric film 10 at the time of a drive falls, and it does not result in electron emission, but electron emission occurs only from an n mold Si field in the field used as the ferroelectric film 10 and the double layer of thermal oxidation SiO2 field 22, i.e., the field in which thermal oxidation SiO2 field 22 is formed in the lower electrode Si substrate front face.

[0017] As for an insulator layer and W, the same sign as <u>drawing 1</u> is given to the part to which drawing 2 is a configuration schematic diagram for explaining other operation gestalten of the ferroelectric cold cathode by this invention, and 30a is an electron emission aperture among drawing for the 1st up electrode and 30b, in addition the 2nd up electrode and 40 carry out the same operation as drawing 1. As shown in drawing 2, this operation gestalt sets to 1st up electrode 30a the up electrode of the ferroelectric cold cathode shown in above-mentioned drawing 1, on this, carries out the laminating of an insulator layer 40 and the 2nd up electrode 30b, and forms the electron emission aperture W further in the same location on the n mold Si field of a lower electrode. If forward bias electric field are impressed to 2nd up electrode 30b, this 2nd up electrode 30b can act as an electronic drawer electrode, and can make the amount of electron emission increase. Moreover, fixed, then a driving pulse electrical potential difference can be reduced for the amount of electron emission. Furthermore, if a driving pulse electrical potential difference is set constant and positive bias electric field are controlled, the amount of emission electron is controllable. [0018] In addition, in this operation gestalt, when impressing a forward electrical potential difference to 2nd up electrode 30b, as for the effective voltage concerning the ferroelectric film 10, it is desirable that it is 1/2 or less [of applied voltage]. Moreover, although dielectric films, such as SiO2 and SiN, can be used as an insulator layer 40, the above-mentioned dielectric film has a low dielectric constant (for example, SiO 2-4). On the other hand, since the dielectric constant is high (for example, PZT-1000), in order for a ferroelectric to set effective voltage of the ferroelectric film to one half with the above-mentioned two-layer structure generally, the thickness of several nm is required. For example, it is difficult to form such ultra-thin film that SiO2 required thickness was set to 4nm to the PZT film of 1-micrometer thickness, and was excellent in the combination of Above SiO2 and PZT on the ferroelectric film at pressure-proofing and leak-proof nature. Therefore, it is desirable to use the with a dielectric constants of 100 or more high dielectric film 3, for example, SrTiO, and BaSrTiO3 grade for the above-mentioned insulator layer. [0019] In this invention, the ferroelectric film 10 is specifically constituted by compound metallic oxides, such as PZT, PLZT, and SrBi2Ta2O9, BaTiO3. This ferroelectric film 10 is desirable when that thickness is 5 micrometers or less carries out electron emission by the low battery. Moreover, the up electrode 30 (30a, 30b) is constituted by Pt, Au, and aluminum.

[0020] The configuration approach of the example shown below at <u>drawing 1</u> thru/or <u>drawing 2</u> is explained more to a detail. First, the configuration shown in <u>drawing 1</u> is explained. The thin film was formed with the sol-gel method, using PZT as an ingredient of the ferroelectric film 10. a 50nm [after using the n mold Si wafer which has the specific resistance of 5momegacm as a substrate, forming the thermal oxidation SiO2 of 100nm thickness in this substrate and

considering as a SiO2 cap layer with a diameter of 2mm by the photolithography method] thermal oxidation layer -forming -- CMP (chemical mechanical polishing) -- the above-mentioned cap layer was ground by law, and the lower
electrode substrate was produced. On this substrate, with the sol-gel method, spin spreading (3000rpmx 20 seconds),
temporary baking (400 degree-Cx 30 minutes), and book baking (650 degree-Cx 20 seconds) was repeated, and about
800nm PZT ferroelectric film 10 was formed. Pt electrode of 50nm thickness was formed by the spatter all over
removing the lower electrode contact section, using a metal mask as an up electrode 30.

[0021] Thus, the produced component was set into the vacuum tub and exhausted to 10-5Torr. Pt plate and the fluorescent screen were used as a collector at that time. The drive of ferroelectric cold cathode grounded the up electrode to the gland, and was performed by impressing the pulse voltage which consists of positive/negative as shown in a lower electrode at drawing 1. As a result of evaluating the luminescence pattern by fluorescent substance luminescence, any luminescent spots other than an n mold Si field were not seen, but it was checked that the electron emission of thermal oxidation SiO2 field is inhibited.

[0022] subsequently, the up electrode formed according to the above-mentioned process in order to obtain the configuration shown in drawing 2 -- 1st up electrode 30a -- carrying out -- this -- 2nd up electrode 30b was formed through the insulator layer 40 on the 1st electrode. As an insulator layer 40, SrTiO3 film was adopted and it formed by 50nm thickness by RF spatter on condition that the substrate temperature of 400 degrees C, RF power 200W, 100% of oxygen, and gas pressure 2mTorr. By usual photolithography and wet etching (an etching reagent is mixed liquor of a hydrochloric acid (HCl), buffered fluoric acid (BHF), and water), patterning of SrTiO3 formed the electron emission aperture W with a diameter of 2mm. Furthermore, by the lift-off method which used the photoresist as the mask on the above-mentioned insulator layer, Pt (200nm of thickness) was formed with EB vacuum deposition, and the 2nd up electrode which has the electron emission aperture W was formed. The drive of ferroelectric cold cathode grounded 1st up electrode 30a to the gland, and was performed by impressing the pulse voltage which consists of positive/negative as shown in the lower electrode 20 at drawing 2 . Moreover, 0 to 20V forward bias voltage was impressed to 2nd up electrode 30b on that occasion.

[0023] <u>Drawing 3</u> is drawing showing the result of having measured the dependency of the electron emission characteristic and the electron emission characteristic by bias electric field. As shown in <u>drawing 3</u>, it turns out that the amount of electron emission is increasing with the increment in bias voltage. Moreover, electron emission starting potential falls with the increment in bias voltage. Moreover, according to the above result, by seting driver voltage constant shows that the amount of electron emission is controllable by bias voltage. Moreover, the pattern of the lower electrode in this example may be a stripe-like electrode for not restricting to this in this invention and choosing [with a diameter of 2mm] a driver element, although formed circularly.

[0024]

[Effect of the Invention]

Effectiveness of claim 1: The ferroelectric emitter of the planar structure can be formed without obtaining the ferroelectric cold cathode excellent in the amount control of emission electron, and processing a ferroelectric, and a cold cathode production process can be simplified. If the ferroelectric cold cathode of this invention is used especially, image formation equipment excellent in a flat-surface display without deterioration of the display quality by luminescence which originates in the electron emission to fluorescent substances other than a light-emitting part, and is produced, or imprint precision can be obtained.

[0025] Effectiveness of claim 2: The more concrete configuration for obtaining the ferroelectric cold cathode excellent in the amount control of emission electron in addition to the effectiveness of claim 1 is obtained. That is, according to this invention, a lower electrode consists of n mold Si substrates with which thermal oxidation SiO2 field was formed, since it has come to form the ferroelectric film and an up electrode all over removing the lower electrode contact section, electron emission is limited only on the n mold Si field of a lower electrode, as for a ferroelectric, polarization reversal does not occur on a thermal oxidation field, therefore the electron emission from this field does not happen. Thereby, electron emission area and the amount of electron emission are controllable. Moreover, since this structure is carrying out patterning of the lower electrode by thermal oxidation, it is the planar structure which does not have irregularity in an electrode and the ferroelectric film, and simplification of a manufacture process is possible for it compared with the approach of processing an up electrode etc.

[0026] Effectiveness of claim 3: In addition to the effectiveness of claim 2, by carrying out the laminating of the drawer electric-field impression electrode (2nd up electrode), the electron emission pulse voltage from a ferroelectric can be reduced, and reduction of the driver voltage of a component can be performed. Moreover, by changing drawer field strength, the amount of electron emission in the same pulse voltage can be controlled, and image formation equipment excellent in a quality flat-surface display or imprint precision can be obtained.

[0027] Effectiveness of claim 4: In addition to the effectiveness of claim 3, the concrete specification of a more effective insulator layer is acquired by limiting the dielectric constant of an insulator layer.

JPO and NCIPI are not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.**** shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

DESCRIPTION OF DRAWINGS

[Brief Description of the Drawings]

[Drawing 1] It is a configuration schematic diagram for explaining one example of the ferroelectric cold cathode by this invention.

[Drawing 2] It is a configuration schematic diagram for explaining other examples of the ferroelectric cold cathode by this invention.

[Drawing 3] It is drawing showing the electron emission characteristic and the bias electric-field dependency in this invention.

[Drawing 4] It is a configuration schematic diagram for explaining an example of the conventional ferroelectric cold cathode.


[Description of Notations]


1 [-- The ferroelectric film, 20 / -- A lower electrode, 21 / -- Si field in a lower electrode 22 / -- Thermal oxidation SiO2 field in a lower electrode, 30 / -- An up electrode, 30a / -- The 1st up electrode, 30b / -- The 2nd up electrode, 40 / -- An insulator layer, W / -- Electron emission aperture.] -- A ferroelectric, 2 -- A lower electrode, 3 -- An up Kushigata electrode, 10


JPO and NCIPI are not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.**** shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

DRAWINGS







BEST AVAILABLE COPY

